プロセッサ高速化のためのアーキテクチャ - 目指せ！電気主任技術者～解説ノート～

RISC（Reduced Instruction Set Computer）は，機能の単純な機械命令でかつ命令種別を削減してハードウェア量を少なくすることを目的とし，処理を行うための命令数は多くなるものの動作周波数の向上が図れるコンピュータアーキテクチャである。

この方式は 1 命令を 1 クロックで実行することができるが，実際は 1 命令を複数のステージに分割し，命令パイプラインを用い，流れ作業のように処理を行うことで，見掛け上の 1 クロックごとでの命令実行を可能としている。

しかし命令パイプラインでは，命令間に依存関係がある場合は，先の命令が完了してからでないと次の命令が実行できなくなる。

このような現象で，先行命令が更新したレジスタの内容を後続命令が使うため，先行命令の演算結果が格納されるまで後続命令が開始できない状態をデータハザードという。

命令パイプラインを発展させたものとして，各ステージのハードウェアを複数準備し，引き続く命令を並列処理するスーパスカラがあり，更に処理が高速となる。

データハザードを改善する手法として，プログラムに記述されている順序では後続の命令であっても，先行命令に対して依存関係がないときは，処理に必要なデータが整って実行可能となった段階で命令を実行させるアウトオブオーダ実行がある。

この場合，命令列の正確な割り込み処理が要求される組み込み用途のプロセッサでは，先に終わった後続命令の結果をバッファに保持し，レジスタの更新はプログラム記述順に行うなどの対策が必要となる。

複雑で多機能な命令セットでコンピュータを構成する設計方法

CPUに与える命令を短く固定長化し、専用の論理回路で高速に実行できるようにした命令セットでコンピュータを構成する設計方法